Cerebras 披露 CS-6 路线图：首创晶圆级 3D 堆叠并垂直集成 DRAM

IT之家援引 Tom's Hardware 消息，芯片厂商 Cerebras 在 Hot Chips 2026 大会上公布了晶圆级芯片路线图，其关注价值在于展示了通过三维堆叠 DRAM 解决超大 AI 芯片内存瓶颈的物理演进路径。

• 二维物理极限与转向：Cerebras 现有晶圆级引擎（WSE）在单个晶圆平面的切割面积已接近物理制造极限，仅靠片上 SRAM 扩容难以经济地满足更大参数模型的需求，因而规划在 CS-6 系统中转向垂直 3D 封装。
• 垂直集成技术方案：CS-6 规划通过超高带宽垂直互连，将 DRAM 存储层直接堆叠在逻辑与 SRAM 晶圆之上，官方预期在保持低延迟数据流特性的同时缩减整机占地面积并提升计算密度。
• 路线图时间节点：搭载 WSE-3 Turbo 的 CS-4 系统已于 2026 年第三季度开始供货，CS-5 目标于 2027 年推出，采用 3D 堆叠 DRAM 的 CS-6 则处于路线图后续阶段。
• 影响/看点：该方案若能攻克晶圆级三维堆叠带来的极高散热与良率挑战，可能为大模型长上下文推理提供更高的存储密度与能效，但其商业化落地仍取决于制造供应链与封装成本的成熟度。
• 资料依据：
• 1. IT之家报道（https://www.ithome.com/0/995/404.htm）
• 2. Tom's Hardware 报道（https://www.tomshardware.com）
• 3. Cerebras 官方发布资料（https://cerebras.ai）

本内容由 AI 生成，仅供参考，请注意甄别